[صفحه اصلی ]   [Archive] [ English ]  
:: صفحه اصلي :: درباره نشريه :: آخرين شماره :: تمام شماره‌ها :: جستجو :: ثبت نام :: ارسال مقاله :: تماس با ما ::
بخش‌های اصلی
صفحه اصلی::
اطلاعات نشریه::
آرشیو مجله و مقالات::
برای نویسندگان::
برای داوران::
ثبت نام::
تسهیلات پایگاه::
بایگانی مقالات زیر چاپ::
آمارنشریه::
نمایه سازی::
تماس با ما::
::
جستجو در پایگاه

جستجوی پیشرفته
..
دریافت اطلاعات پایگاه
نشانی پست الکترونیک خود را برای دریافت اطلاعات و اخبار پایگاه، در کادر زیر وارد کنید.
..
شاپا
شاپای چاپی: 3047-2476
..
آمار نشریه

مقالات منتشر شده: 155
نرخ پذیرش: 61.8
نرخ رد: 38.2
میانگین داوری: 196 روز
میانگین انتشار: 48 روز

..
:: جستجو در مقالات منتشر شده ::
۴ نتیجه برای Aes

آقای محسن رضایی، دکتر رضا ابراهیمی آتانی،
دوره ۴، شماره ۲ - ( ۱۲-۱۳۹۴ )
چکیده

رمزنگاری احراز اصالت­شده یک حالت اجرایی در رمزهای قطعه­ای بوده که خدمت­های احراز اصالت، محرمانگی و تمامیت داده را در فرآیند انتقال اطلاعات فراهم می­کند. از سال ۲۰۱۴ مسابقه­ی تحت عنوان مسابقه­ی CAESAR آغاز شده است که هدف از این مسابقه رسیدن به طرح­های رمزنگاری احرازاصالت­شده است که مزایای بیشتری نسبت به طرح AES-GCM ارائه ­دهند و برای استفاده گسترده مناسب باشند. در این مقاله، تمامی نامزدهای معرفی­شده به مسابقه­ی CAESAR بر اساس ذات طراحی و معماری (رمز قالبی، رمز جریانی، جایگشتی/اسفنجی، متراکم‏سازی، اختصاصی) دسته­بندی شده و مروری کلی روی جنبه‏های عملکردی، پارامترهای امنیتی و نیرومندی نامزدها صورت گرفته است. سپس تمامی نامزدها از نظر سرعت رمزگذاری، رمزگشایی و تشخیص پیام­های جعلی، روی پردازنده­هایی از سه معماری AMD۶۴،armeabi  و mipso۳۲ مورد مقایسه قرار گرفته­­اند.


محسن جهانبانی، نصور باقری، زین‌العابدین نوروزی،
دوره ۶، شماره ۲ - ( ۱۲-۱۳۹۶ )
چکیده

وسایل با منابع محدود حافظه، توان و انرژی، مانند حس‌گرهای بی­سیم شبکه و RFID-ها دارای نیازمندی­های امنیتی هستند که  پیاده­سازی الگوریتم­های رمزنگاری به‌صورت معمول روی این وسایل مناسب نبوده و منجر به مصرف زیاد منابع می‌شود. یک راه حل، طراحی الگوریتم­های جدید رمز سبک­وزن است که اغلب این الگوریتم­ها نسبت به الگوریتم­های استاندارد دارای سطح امنیتی پایین­تری هستند. راه حل دوم پیاده­سازی الگوریتم­های استاندارد مانند رمز قالبی AES به‌صورت سبک‌وزن است که در این نوع پیاده­سازی از روش‌هایی مانند به‌اشتراک‌گذاری منابع، پیاده­سازی S-box با مدارات ترکیبی، انتقال محاسبات روی میدان متناهی از یک پایه به پایه دیگر و محاسبات در پرواز استفاده می­شود. با توجه به اینکه تاکنون پیاده­سازی­های فشرده AES از لحاظ میزان مصرف ناحیه، انرژی، توان و توان عملیاتی به‌صورت جامع بررسی نشده­اند، در اینجا مهم­ترین پیاده­سازی­های سخت­افزاری سبک­وزن ارائه‌شده برای رمز AES بررسی و ارزیابی شده­اند. این معیارهای ارزیابی شامل مقدار گیت مصرفی، تعداد کلاک موردنیاز رمزنگاری/رمزگشایی، توان عملیات، مصرف توان، انرژی و ترکیب آن­ها است. بررسی­های ما نشان می­دهد با تلاش­های صورت‌گرفته از الگوریتم­های استاندارد مانند AES رمز در کاربردهای با منابع محدود ناحیه در حد ۲۰۰۰ الی ۳۰۰۰ گیت و انرژی محدود در حد چند پیکو ژول به راحتی می­توان استفاده کرد. برخی از این موفقیت­ها نتیجه پیشرفت فناوری مدارات CMOS و برخی نیز نتیجه ارائه معماری مناسب سخت­افزاری، خلاقیت در زمان­بندی یک عملیات رمزنگاری و استفاده بهینه از منابع است.
 


بهزاد سعیدی، زهرا احمدیان،
دوره ۱۰، شماره ۱ - ( ۶-۱۴۰۰ )
چکیده

الگوریتم π-Cipher یکی از ۲۹ طرح راه یافته به دور دوم رقابت سزار می باشد. این الگوریتم دارای ساختاری موازی و اسفنجی است که از جایگشتی از نوع ARX بهره می برد و در دو نسخه و هر یک در انواع متعدد ارائه شده است. در این مقاله، الگوریتم π-Cipher با کلمات ۱۶ بیتی مورد بررسی قرار گرفته است. با تمرکز بر روی ساختار داخلی جایگشت π استفاده شده در این الگوریتم و با تحلیل تفاضلی بر روی دو دور ۲ معرفی می شود. این نخستین تحلیل روی این الگوریتم با در نظر آن، یک تمایزگر تفاضلی با احتمال ۹۵−۲ گرفتن جزئیات ساختار داخلی جایگشت آن می باشد.

علی نوری خامنه، راضیه سالاری فرد، هادی سلیمانی،
دوره ۱۰، شماره ۲ - ( ۱۲-۱۴۰۰ )
چکیده

یکی از روش های معمول برای مقابله با حملات کانال جانبی، روش نقاب گذاری است. ارائه یک روش نقاب گذاری امن و کارا برای پیاده سازی سخت افزاری الگوریتم های رمزنگاری به خاطر وجود گلیچ و تأثیر آن بر نشت اطلاعات، از موضوعات مهم در حوزه رمزنگاری کاربردی است که طی سالیان اخیر توجهات بسیاری را به خود جلب کرده است. یکی از این روش های ارائه شده که با فرض رخ دادن گلیچ ایمن است، روش پیاده سازی آستانه است که براساس آن، روش های متنوعی برای نقاب گذاری پیاده سازی الگوریتم های رمزنگاری در سخت افزار ارائه شده است. طرح DOM یکی از روش های نقاب گذاری بر اساس طرح آستانه است که تا کنون برای پیاده سازی الگوریتم های رمزنگاری گوناگونی نظیر AES ،ارائه شده است. تأخیر زمانی زیاد، یکی از چالش هایی است که در این پیاده سازی وجود دارد. با توجه به اهمیت تأخیر زمانی در برخی کاربردهای عملی، اخیراً محققین راهکارهایی را به منظور کاهش تأخیر زمانی و تعداد بیت های تصادفی مورد نیاز برای نقاب گذاری به روش DOM در پیاده سازی جعبه جانشانی AES ارائه کرده اند که مبتنی بر حذف مرحله فشرده سازی است که علی رغم کاهش تأخیر زمانی و تعداد بیت های تصادفی مورد نیاز منجر به افزایش مساحت جعبه جانشانی و همچنین افزایش تعداد سهم های خروجی می شود. هدف از ارائه این مقاله، بهبود طرح های پیشین برای پیاده سازی امن و بدون تأخیر زمانی جعبه جانشانی AES براساس طرح DOM است به گونه ای که ضمن حفظ ویژگی تأخیر زمانی صفر سیکل، مساحت مورد نیاز و همچنین تعداد سهم های خروجی برای پیاده سازی کاهش پیدا می کند. نتایج به دست آمده، نشان می دهد که درطرح پیشنهادی تعداد سهم های خروجی ۵۰ درصد کاهش پیدا کرده است. همچنین طرح پیشنهادی در این مقاله در بسترهای ASIC و FPGA پیاده سازی شده است. مساحت پیاده سازی ASIC با استفاده از کتابخانه   Nangate ۴۵nm بیش از ۴۶ درصد نسبت به کارهای پیشین کاهش یافته است. علاوه بر این نتایج پیاده سازی FPGA با استفاده از دستگاه ۵-Virtex Xilinx نشان می دهد که تعداد LUTها نیز ۳۹ درصد کاهش پیدا می کند.


صفحه 1 از 1     

دوفصل نامه علمی  منادی امنیت فضای تولید و تبادل اطلاعات( افتا) Biannual Journal Monadi for Cyberspace Security (AFTA)
Persian site map - English site map - Created in 0.06 seconds with 32 queries by YEKTAWEB 4712