یکی از روش های معمول برای مقابله با حملات کانال جانبی، روش نقاب گذاری است. ارائه یک روش نقاب گذاری امن و کارا برای پیاده سازی سخت افزاری الگوریتم های رمزنگاری به خاطر وجود گلیچ و تأثیر آن بر نشت اطلاعات، از موضوعات مهم در حوزه رمزنگاری کاربردی است که طی سالیان اخیر توجهات بسیاری را به خود جلب کرده است. یکی از این روش های ارائه شده که با فرض رخ دادن گلیچ ایمن است، روش پیاده سازی آستانه است که براساس آن، روش های متنوعی برای نقاب گذاری پیاده سازی الگوریتم های رمزنگاری در سخت افزار ارائه شده است. طرح DOM یکی از روش های نقاب گذاری بر اساس طرح آستانه است که تا کنون برای پیاده سازی الگوریتم های رمزنگاری گوناگونی نظیر AES ،ارائه شده است. تأخیر زمانی زیاد، یکی از چالش هایی است که در این پیاده سازی وجود دارد. با توجه به اهمیت تأخیر زمانی در برخی کاربردهای عملی، اخیراً محققین راهکارهایی را به منظور کاهش تأخیر زمانی و تعداد بیت های تصادفی مورد نیاز برای نقاب گذاری به روش DOM در پیاده سازی جعبه جانشانی AES ارائه کرده اند که مبتنی بر حذف مرحله فشرده سازی است که علی رغم کاهش تأخیر زمانی و تعداد بیت های تصادفی مورد نیاز منجر به افزایش مساحت جعبه جانشانی و همچنین افزایش تعداد سهم های خروجی می شود. هدف از ارائه این مقاله، بهبود طرح های پیشین برای پیاده سازی امن و بدون تأخیر زمانی جعبه جانشانی AES براساس طرح DOM است به گونه ای که ضمن حفظ ویژگی تأخیر زمانی صفر سیکل، مساحت مورد نیاز و همچنین تعداد سهم های خروجی برای پیاده سازی کاهش پیدا می کند. نتایج به دست آمده، نشان می دهد که درطرح پیشنهادی تعداد سهم های خروجی ۵۰ درصد کاهش پیدا کرده است. همچنین طرح پیشنهادی در این مقاله در بسترهای ASIC و FPGA پیاده سازی شده است. مساحت پیاده سازی ASIC با استفاده از کتابخانه   Nangate ۴۵nm بیش از ۴۶ درصد نسبت به کارهای پیشین کاهش یافته است. علاوه بر این نتایج پیاده سازی FPGA با استفاده از دستگاه ۵-Virtex Xilinx نشان می دهد که تعداد LUTها نیز ۳۹ درصد کاهش پیدا می کند.

تروجان سخت افزاری یک نمونه از تهدیدهای امنیتی برای سخت افزار به شمار می آید که با اعمال تغییراتی مخفیانه در سخت افزار به اهداف مخرب خود می رسد. از روش های عمده مقابله با آن می توان به روش های شناسایی و طراحی برای امنیت نام برد. در روش های شناسایی، تکنیک های شناسایی تروجان سخت افزاری معرفی می شوند و در روش های طراحی برای امنیت تکنیک هایی برای شناسایی راحت تر و یا ممانعت از درج تروجان سخت افزاری ارائه می شوند. یک تروجان سخت افزاری هوشمند بایستی با در نظر گرفتن این موارد به صورت مخفیانه به سخت افزار ورود پیدا کند. با توجه به گستردگی تروجان های سخت افزاری، انتظار می رود زمینه های حضور تروجان های جدید بررسی شوند. در این مقاله سعی داریم با معرفی نمونه ی جدید تروجان سخت افزار زمانی که به کمک عملگر خازنی پیاده سازی می شود، به بررسی نقاط آسیب پذیر در برابر آن بپردازیم. تروجانی که با برهم زدن مقررات زمانی موجب خطای زمانی و رفتار نادرست سخت افزار می شود. از این رو نقاطی که در روش های شناسایی تروجان سخت افزاری ضعیف تر عمل می کنند، بررسی شده اند و بر اساس آن آنالیزی برای تحلیل آسیب پذیری مدارها مطرح شد. نتایج حاصل از آنالیز آسیب پذیری حاکی از آن است که تعداد نقاط آسیب پذیر مدارها در برابر تروجان سخت افزاری معرفی شده اندک هستند و می توان برای آن ها به دنبال روشی برای ایمن سازی در برابر این تروجان گشت.