

مروزی بر پیاده‌سازی‌های سخت‌افزاری

سبک‌وزن رمز AES

محسن جهانبانی^{۱*}، نصور باقری^۲ و زین‌العابدین نوروزی^۳

^۱ دانشجوی دکترای ریاضی-رمز، دانشکده و پژوهشکده مهندسی فن آوری اطلاعات و ارتباطات، دانشگاه جامع امام حسین (ع)، تهران، ایران
mjahanbani@ihu.ac.ir

^۲ استادیار، دانشکده مهندسی برق، دانشگاه تربیت دبیر شهید رجائی، تهران، ایران
nbagheri@srttu.edu

^۳ استادیار، دانشکده و پژوهشکده مهندسی فن آوری اطلاعات و ارتباطات، دانشگاه جامع امام حسین (ع)، تهران، ایران
znoroz@ihu.ac.ir

چکیده

وسایل با منابع محدود حافظه، توان و انرژی، مانند حس‌گرهای بی‌سیم شبکه و RFID-ها دارای نیازمندی‌های امنیتی هستند که پیاده‌سازی الگوریتم‌های رمزگاری به صورت معمول روی این وسایل مناسب نبوده و منجر به مصرف زیاد منابع می‌شود. یک راه حل، طراحی الگوریتم‌های جدید رمز سبک‌وزن است که اغلب این الگوریتم‌ها نسبت به الگوریتم‌های استاندارد دارای سطح امنیتی پایین‌تری هستند. راه حل دوم پیاده‌سازی الگوریتم‌های استاندارد مانند رمز AES به صورت سبک‌وزن است که در این نوع پیاده‌سازی از روش‌هایی مانند به استراک‌گذاری متابع، پیاده‌سازی S-box با مدارات ترکیبی، انتقال محاسبات روی میدان متناهی از یک پایه به یک دیگر و محاسبات در پرواز استفاده می‌شود. با توجه به اینکه تاکنون پیاده‌سازی‌های فشرده AES از لحاظ میزان مصرف ناحیه، انرژی، توان و توان عملیاتی به صورت جامع بررسی نشده‌اند، در اینجا مهم‌ترین پیاده‌سازی‌های سخت‌افزاری سبک‌وزن ارائه شده برای رمز AES بررسی و ارزیابی شده‌اند. این معیارهای ارزیابی شامل مقدار گیت مصرفی، تعداد کلک مورد نیاز رمزگاری/رمزگشایی، توان عملیات، مصرف توان، انرژی و ترکیب آن‌ها است. بررسی‌های ما نشان می‌دهد با تلاش‌های صورت گرفته از الگوریتم‌های استاندارد AES رمز در کاربردهای با منابع محدود ناحیه در حد ۲۰۰۰ الی ۳۰۰۰ گیت و انرژی محدود در حد چند پیکو ژول به راحتی می‌توان استفاده کرد. برخی از این موقوفیت‌ها نتیجه پیشرفت فناوری مدارات CMOS و برخی نیز نتیجه ارائه معماری مناسب سخت‌افزاری، خلاقیت در زمان‌بندی یک عملیات رمزگاری و استفاده بهینه از منابع است.

وازگان کلیدی: پیاده‌سازی سبک‌وزن، AES، توان و انرژی، ناحیه مصرفی، کلک

۱- مقدمه

امروزه کاربردهای رمزگاری برای بسیاری از سامانه‌های نیازمند ارتباطات امن، احراز هویت و امضاهای رقمی ضروری شده است. در سال‌های اخیر وسایل هوشمند و نهفته در تمام جوانب زندگی ما نفوذ کرده‌اند. این وسایل اغلب برای کاربردهای حساس مانند کنترل دسترسی، عملیات بانکی و سلامتی استفاده می‌شوند. اتصال این وسایل بهم مفهوم

اینترنت اشیا (IOT)^۱ را ایجاد کرده است. نیازهای امنیتی این کاربردها منجر به ایجاد حوزه پژوهشی در زمینه رمزگاری سبک‌وزن شده است که هدف آن طراحی و پیاده‌سازی اولیه‌های امنیتی منطبق بر نیازهای وسایل با منابع بسیار محدود است که با دو رویکرد اصلی، به این هدف می‌توان دست یافت. رویکرد نخست طراحی الگوریتم‌های جدید جهت پیاده‌سازی در وسایل با منابع محدود و رویکرد دوم تلاش برای

توان پایین باشد؛ اما به علت نیاز به زمان طولانی برای محاسبات، انرژی مصرفی آن بالا باشد. بنابراین معیار اصلی باید کاهش مصرف انرژی کل باشد.

چندین پیادهسازی سبک وزن در این حوزه انجام شده است. بعضی از نتایج مانند [۱۱] و [۱۲] با هدف پیادهسازی فشرده در بستر مدارات خاص منظوره (ASIC^{۱۴}) و آرایه‌های منطقی برنامه‌پذیر (FPGA^{۱۵}) به ترتیب انجام شده است. کارهای [۱۳] و [۱۴] با هدف رسیدن به مسیر بحرانی کوتاه‌تر و افزایش توان عملیاتی روی بستر ASIC صورت گرفته است. هدف کارهای [۱۵] و [۱۶] پیادهسازی مدار با مصرف انرژی پایین به‌ازای هر عملیات رمزگاری است.

در بخش ۲ معیارها و روش‌های مورد استفاده در پیادهسازی فشرده الگوریتم‌های رمز ارائه خواهد شد. در بخش ۳ ساختار رمز AES شرح داده می‌شود. در بخش ۴ مروری بر مهم‌ترین کارهای صورت گرفته در راستای پیادهسازی فشرده الگوریتم AES انجام می‌گیرد. در بخش ۵ با کمک معیارهای ارائه شده بخش ۲، طرح‌های ارائه شده با یکدیگر مقایسه خواهند شد و در پایان جمع‌بندی و نتیجه‌گیری ارائه خواهد شد.

۲- پیادهسازی سخت‌افزاری فشرده الگوریتم‌های رمز

بستر پیادهسازی الگوریتم‌های رمزگاری به دو دسته کلی نرم‌افزار و سخت‌افزار تقسیم‌بندی می‌شوند. انتخاب یک بستر به پارامترهای زیادی به‌خصوص حوزه کاربرد وابسته است. بسترها نرم‌افزاری روی ریزپردازنده‌ها مانند کارت‌های هوشمند یا پردازنده‌های همه‌منظوره مانند رایانه‌ها می‌تواند باشد؛ اما این بسترها در مقایسه با بسترها سخت‌افزاری بسیار کنترل است. بستر سخت‌افزاری بدطور معمول شامل FPGA یا ASIC است. بستر ASIC مدارهای مجتمعی هستند که به منظور یک عملیات خاص طراحی و بهینه‌سازی شده‌اند. مانند پردازنده یک گوشی هوشمند؛ اما -ها بسترها بی‌FPGA هستند که قابلیت پیکربندی توسط طراح یا مشتری را دارند که با کمک یکی از زبان‌های توصیف‌گر سخت‌افزار (HDL^{۱۶}) مانند VHDL اجزای سازنده FPGA-ها به‌گونه‌ای تغییر می‌کنند که عملکرد موردنظر را پیادهسازی کنند. همچنین

پیادهسازی الگوریتم‌های استاندارد و شناخته شده به صورت سبک وزن است. رمزهای قالبی یکی از این اولیه‌های امنیتی است که پژوهش‌های گسترده‌ای برای طراحی و پیادهسازی آن با رویکردهای بالا صورت گرفته است. در این حالت در رویکرد اول نخست ساختن رمزهای قالبی دارای خاصیت سبک وزنی با بهینه‌سازی یک یا چندین پارامتر در حوزه طراحی است. از این طرح‌ها که در چند سال اخیر پیشنهاد شده است، مواردی مانند هایت^۱ [۱]، کاتان^۲ [۲]، کلین^۳ [۳]، لد^۴ [۴]، نوکئون^۵ [۵]، پرزنت^۶ [۶]، پیکولو^۷ [۷]، پرینس^۸ [۸]، سایمون/اسپک^۹ [۹] و توین^{۱۰} [۱۰] را می‌توان نام برد.

هدف در رویکرد دوم پیادهسازی رمزهای استاندارد مانند AES^{۱۱}-256 و SHA^{۱۲}-3 به صورت سبک وزن است. با وجود اینکه در حوزه رمزهای قالبی تعدادی الگوریتم سبک وزن استاندارد وجود دارد، رمز AES هنوز یک انتخاب ارجح برای ایجاد امنیت در محیط‌هایی با محدودیت منابع است. منابع مورد نیاز در پیادهسازی‌های سخت‌افزاری به صورت ناحیه، توان و انرژی مصرفی است. منظور از ناحیه مصرفی مقدار سیلیکون اشغال شده برای پیادهسازی است. این ناحیه برای کاربردهایی که محدودیت فضا وجود دارد یا در وسایلی که حساس به هزینه هستند، دارای اهمیت است؛ به علاوه در وسایل هوشمند غیرفعال مانند برچسب‌های شناسایی با امواج رادیویی (RFID^{۱۳}) و کارت‌های هوشمند غیر تماسی محدودیت‌های توان نیز مهم است. بسته به برد انتقال برچسب‌ها محدودیت توان در حد چند میکرووات است. بنابراین این محدودیت باید در هنگام پیادهسازی رعایت شود. -RFID خوان‌ها و کارت‌های هوشمند تماسی که دارای منبع تغذیه مربوط به خود مانند باتری هستند از لحاظ محدودیت مصرف توان شرایط بهتری دارند. همچنین مصرف انرژی، متفاوت از مصرف توان است. یک پیادهسازی ممکن است دارای مصرف

¹ HIGHT

² KATAN

³ Klein

⁴ LED

⁵ Noekeon

⁶ Present

⁷ Piccolo

⁸ Prince

⁹ Simon/Speck

¹⁰ TWINE

¹¹ Advance Encryption Standard

¹² Secure Hash Algorithm

¹³ Radio Frequency Identification

¹⁴ Application Specific Integrated Circuit


¹⁵ field-programmable gate array

¹⁶ Hardware Description Language

نوان عملیاتی یا گذردهی برابر تعداد بیت‌های رمزنگاری ارمزگشایی شده در واحد زمان تعریف می‌شود. به طور معمول نوان عملیاتی رمزنگاری و رمزگشایی یکسان است و یکی از آن‌ها گزارش می‌شود. واحد سنجش آن نیز به طور معمول Gbit/s یا Mbit/s است. همچنین تأخیر زمان لازم برای رمزنگاری / رمزگشایی در قالب متن اصلی / متن رمزی تعریف می‌شود که واحد سنجش آن به طور معمول ns است. ارتباط نوان عملیاتی با تأخیر به صورت زیر است:

$$\text{اندازه بلوك} \times \frac{\text{تعداد بلوك‌هاي پردازش شده هم زمان}}{\text{تأخير}} = \text{گذردهي} \quad (1)$$

در کاربردهایی که مقدار زیادی داده رمزنگاری ازمزگشایی می‌شود زمان کل رمزنگاری ازمزگشایی این داده‌ها توسط توان عملیاتی تعیین می‌شود؛ درنتیجه این معیار خوبی برای سرعت یک رمز است. در حالتی که تعداد کمی متن اصلی/ متن رمزی پردازش می‌شود، زمان کل رمزنگاری این داده‌ها به هر دو مقدار تأخیر و توان عملیاتی، واپسی است.



شکل-۱): نمودار جریان توسعه و ارزیابی سخت افزاری یک طرح
[منطقه، ۱۷]

-ها هزینه پایین تری در تولید یک محصول داشته و قابلیت بازیکرندی بعد از تولید آن را نیز دارند؛ اما در کاربردهای تولید انبوه-ها دارای عملکرد سریع تر و دارای توان مصرفی کمتری هستند.

برای یک الگوریتم رمزنگاری، ابتدا یک معماری سختافزاری ارائه می‌شود. این معماری برای اهداف پیاده‌سازی گزده‌های بالا یا پیاده‌سازی فشرده متفاوت خواهد بود که برای هر کدام روش‌های مشخصی وجود دارد. این معماری به کدهای VHDL یا وریلابگ^۱ تبدیل می‌شود؛ سپس صحت کارایی کد با کمک بردارهای آزمایش تولید شده از پیاده‌سازی نرم‌افزاری مرجع، بررسی می‌شود. کدها به کمک ISE ابزارهای کدنویسی و سنتر FPGA یا ASIC مانند سنتر ویوادو^۲ و سیناپسیس^۳ سنتر می‌شوند که این ابزارهای سنتر تا حدودی بهینه‌سازی‌ها را به صورت خودکار انجام می‌دهند. با توجه به نتایج به دست آمده مانند مسیر بحرانی و فرکانس کاری، هدف نهایی از پیاده‌سازی (گزده‌های بالا یا پیاده‌سازی فشرده)، به صورت دستی بهینه‌سازی‌هایی انجام می‌شود. همچنین از خروجی به دست آمده و بردار آزمایش، بررسی زمانی صورت گرفته تا صحت پیاده‌سازی تأیید شود. درنهایت پس از نگاشت، جانمایی و مسیریابی^۴ مدار روی سختافزار هدف، مصرف منابع، فرکانس کاری و غیره گزارش می‌شود.

شکل (۱) جریان توسعه و ارزیابی سختافزاری یک طرح مبنگاری، انشان، م. دهد[۱۷].

در صورتی که کاربرد طرح رمز در محیط‌های با محدودیت منابع باشد مرحله بهینه‌سازی در جریان پیاده‌سازی بسیار مهم خواهد بود. روش‌هایی وجود دارد که به کمک آن طرح را به صورت بهینه می‌توان پیاده‌سازی کرد. این نوع پیاده‌سازی‌ها نیز پیاده‌سازی فشرده نامیده می‌شوند. برای مقایسه و ارزیابی کارایی هر پیاده‌سازی معیارهایی وجود دارد که خروجی‌ها با کمک آن با هم مقایسه می‌شوند. در ادامه این دو موضوع شرح داده خواهد شد.

۱-۲- معیارهای سنجش پیاده‌سازی سخت افزاری الگوریتم‌های رمز نگاری

توان عملیاتی^۵ و تأخیر:

1 Verilog

2 Vivado

³ Synopsis

⁴ Place and Route

5 Throughpu

است. میانگین اتلاف توان، نرخ مصرف انرژی را نشان می‌دهد. مصرف توان وابسته به فرکانس کاری است و با کاهش آن مصرف توان هم کاهش می‌یابد. مصرف شامل دو بخش توان ایستا و پویا است. توان ایستا متناسب با ناحیه و فرآیند ساخت است و توان پویا متناسب با فعالیت سویچینگ^۴ مدار است. هر دو بخش توان به ولتاژ تغذیه نیز وابسته هستند. بازده انرژی که به صورت انرژی بر بیان می‌شود، مهم‌ترین معیار در این بخش است. البته اگر اندازه قالب رمزها یکسان باشند، برای مقایسه فقط مصرف انرژی بر حسب ژول را جهت محاسبه یک قالب متن رمزی می‌توان در نظر گرفت.

توان عملیاتی به ناحیه:
از تقسیم توان عملیاتی طرح به ناحیه مصرفی به دست می‌آید.

بیشترین فرکانس:

مدت زمانی که طول می‌کشد یک ورودی به خروجی برسد مسیر بحرانی مدار می‌گویند. طولانی‌ترین مسیر بحرانی یا به اصطلاح کندترین مسیر، فرکانس کاری مدار را تعیین می‌کند. البته روش‌هایی مثل خط-لوله^۵ وجود دارند که فرکانس کاری را افزایش داده؛ اما در عوض ناحیه و توان مصرفی را نیز افزایش می‌دهد.

۲-۲- روش‌های پیاده‌سازی فشرده سخت‌افزاری الگوریتم‌های رمز

برای پیاده‌سازی الگوریتم‌های رمز به خصوص در مواردی که با محدودیت منابع روبرو هستیم، روش‌هایی وجود دارد که منجر به کاهش حجم مصرفی، توان و انرژی می‌شود. به پیاده‌سازی‌هایی که با این روش‌ها انجام شوند، پیاده‌سازی‌های فشرده گویند. در ادامه برخی از این روش‌ها معرفی می‌شوند.

به اشتراک‌گذاری منابع^۶:

به اشتراک‌گذاری منابع شامل چند مفهوم است: در مفهوم نخست یک منبع در بخش‌های دیگر یک طرح با حتی در مازویل‌های مختلف که در حال کار است، به اشتراک گذاشته می‌شود. مثال واضح این نوع به اشتراک‌گذاری که در بیشتر طرح‌ها وجود دارد، شمارنده‌ها هستند. در این حالت خروجی یک شمارنده در حال کار، در بخش‌های مختلفی استفاده می‌تواند شود و بدین ترتیب از پیاده‌سازی چندین شمارنده جلوگیری می‌شود.

ناحیه سخت‌افزاری:

ناحیه سخت‌افزاری موردنیاز برای پیاده‌سازی یک رمز، به دلایل زیر شاخصه مهمی است:

هزینه: مقدار ناحیه مصرفی یک مدار مجتمع عامل اصلی تعیین هزینه آن مدار است.

محدودیت روی بیشترین ناحیه: در محیط‌های سخت‌افزاری خاص برای یک واحد رمزنگاری محدودیت ناحیه وجود دارد. این محدودیت ممکن است به دلیل هزینه، فناوری‌های موجود ساخت، مصرف توان و یا ترکیب این عوامل تحمیل شود. برای مثال در کارت‌های هوشمند و ریزپردازنده‌ها هزینه و توان مصرفی ناحیه مصرفی واحد رمزنگاری نهفته را محدود می‌کند. در FPGA-ها فناوری ساخت و هزینه این محدودیت را تحمیل می‌کند. در پیاده‌سازی‌های ASIC ناحیه مصرفی به طور معمول بر حسب μm^2 بیان می‌شود. البته گاهی مساحت مصرفی بعد از سنتز منطقی مدار توسط ابزارهای نرم‌افزاری بر حسب گیت‌های منطقی موجود در کتابخانه استاندارد مانند گیت‌های XOR (جمع)، AND (ضرب)، OR (یا) و غیره بیان می‌شود. در کارهای پژوهشی و دانشگاهی برای مقایسه منصفانه طرح‌ها، فرض می‌شود که کل مدار با گیت NAND دو ورودی پیاده‌سازی شده است و آن‌گاه تعداد گیت مصرفی گزارش می‌شود که این مقدار معادل گیت یا GE^۷ نامیده می‌شود. بدین منظور مساحت مصرفی کل طرح به مساحت مصرفی یک گیت NAND تقسیم می‌شود تا مقدار GE به دست آید.

در پیاده‌سازی FPGA ناحیه مصرفی توسط ابزار هر برند FPGA بر حسب منابع آن FPGA گزارش می‌شود. به عنوان مثال خانواده Xilinx دارای ابزار ISE یا ویوادو هستند. پس از سنتز مدار منابع مصرفی مانند اسلاسیس، LUT^۸ حافظه رم بلوکی، فلیپ-فلاب و DSP گزارش می‌شود.

اندازه‌گیری و مقایسه ناحیه مصرفی در FPGA-هایی که در آن‌ها از بلوک‌های آماده مانند RAM و DSP-ها استفاده شود، سخت است؛ زیرا هیچ معیاری برای تبدیل این بلوک‌ها به منابع اصلی FPGA مانند LUT وجود ندارد. بنابراین برای مقایسه منصفانه صرفاً از منابع اصلی سازنده FPGA-ها استفاده می‌شود.

انرژی و توان:

انرژی و توان سنجنده‌های ضروری برای رمزهایی است که کاربرد آن‌ها استفاده در تجهیزات با منابع کم و محدودیت انرژی

⁴ Switching

⁵ Pipelining

⁶ Resource Shairing

¹ Gate Equivalent


² Slice

³ Look-Up Table

مخلوط‌سازی ستونی یک تبدیل ماتریسی است که از ضرب آن روی ستون‌های حالت تابع دور AES به دست می‌آید. برای این کار هر درایه ماتریس به عنوان یک عضو میدان GF(2⁸) در نظر گرفته می‌شود. این ماتریس به صورت زیر است:

$$\begin{bmatrix} 2 & 3 & 1 & 1 \\ 1 & 2 & 3 & 1 \\ 1 & 1 & 2 & 3 \\ 3 & 1 & 1 & 2 \end{bmatrix} \quad (2)$$

همان‌طور که مشاهده می‌شود، این ماتریس چرخشی است و یک مدار ضرب می‌توان طراحی کرد و سپس ورودی‌ها هر بار یک شیفت چرخشی داشته باشند. (شکل ۶) این روند را نشان می‌دهد.



(شکل-۳): معماری مخلوط‌سازی ستونی [۱۸]

معکوس مخلوط‌سازی ستونی دارای ماتریس زیر است:

$$\begin{bmatrix} 14 & 11 & 13 & 9 \\ 9 & 14 & 11 & 13 \\ 13 & 9 & 14 & 11 \\ 11 & 13 & 9 & 14 \end{bmatrix} \quad (3)$$


با توجه به پیچیده‌ترین ضرایب این ماتریس برای پیاده‌سازی آن ضرب‌کننده‌های بیشتری لازم است. یکی از راه‌های کاهش این پیچیدگی، تجزیه این ماتریس است به‌طوری که یک بخش از همان مدار مربوط به محاسبه مستقیم مخلوط‌سازی ستونی باشد. یکی از بهترین تجزیه‌های ماتریس معکوس به صورت زیر است [۱۹]:

$$\begin{bmatrix} 14 & 11 & 13 & 9 \\ 9 & 14 & 11 & 13 \\ 13 & 9 & 14 & 11 \\ 11 & 13 & 9 & 14 \end{bmatrix} = \begin{bmatrix} 2 & 3 & 1 & 1 \\ 1 & 2 & 3 & 1 \\ 1 & 1 & 2 & 3 \\ 3 & 1 & 1 & 2 \end{bmatrix} \cdot \begin{bmatrix} 5 & 0 & 0 & 4 \\ 0 & 5 & 0 & 4 \\ 4 & 0 & 5 & 0 \\ 0 & 4 & 5 & 0 \end{bmatrix} \quad (4)$$

معماری ارائه شده در شکل (۴) نشان می‌دهد عملکرد مخلوط‌سازی ستونی یا معکوس آن با سیگنال ENC/DEC

در مفهوم دوم بحث استفاده مجدد از یک ماژول پیاده‌سازی شده، مطرح است که در زمان‌های متفاوت ورودی‌های متفاوت می‌گیرد و نیازمند بخش کنترلی است.

در این روش از یک واحد عملکردی برای پردازش دو یا چند بخش قابل داده در کلاک‌های متفاوت استفاده می‌شود. در شکل (۲-الف) در حالت بدون بهاشتراک‌گذاری منابع، دو بخش داده D_0 و D_1 با کمک دو واحد عملکردی F مستقل، به صورت موازی پردازش می‌شوند. در شکل (۲-ب) یک واحد F برای پردازش دو بخش از قابل داده به صورت سریال و در دو کلاک پشت سرهم استفاده شده است. در عمل از این روش برای کاهش عرض مسیر داده AES از حالت پایه ۱۲۸ به ۶۴ یا ۳۲ یا حتی ۸ بیت می‌توان استفاده کرد.



(شکل-۲): اشتراک‌گذاری منابع: (الف) بدون به اشتراک‌گذاری تابع F . (ب) با اشتراک‌گذاری تابع F [۱۷]

در مفهوم سوم، هنگامی که دو یا چند تابع متفاوت وجود دارد به جای اینکه توابع متفاوت جداگانه پیاده‌سازی شود از مفهوم بهاشтраک‌گذاری منابع بین دو یا چند تابع برای کاهش ناحیه مصرفی استفاده می‌شود. برای این کار توابع تجزیه، بخش‌های مشترک حذف شده و یک تابع با چندین عملکرد پیاده‌سازی می‌شود که در آن عملکردهای متفاوت با یک انتخاب‌گر قبل استفاده است. برای مثال می‌توان به تابع مخلوط‌سازی ستونی در الگوریتم AES اشاره کرد. مخلوط‌سازی ستونی یک از ماژول‌های مصرف‌کننده زیاد منابع است و کارایی آن در کارایی نهایی مدار بسیار تأثیرگذار است. زمانی که به پیاده‌سازی هم‌زمان الگوریتم AES و معکوس در یک مدار نیاز است، به جای پیاده‌سازی دو مدار مجزا برای مخلوط‌سازی ستونی و معکوس آن، یک مدار ترکیبی را می‌توان طراحی کرد.

معکوس عدد یک روی میدان (2^8) برابر یک و معکوس صفر وجود ندارد. بنابراین محاسبه معکوس روی $(GF(2^8))$ به یک مدار منطقی تشکیل شده تنها از گیت های XOR و AND می تواند تجزیه شود. پیچیدگی مداری تأخیر (مسیر بحرانی) این مدار به انتخاب نمایش هر میدان $(GF(2^{2k}))$ با کمک اعضای میدان پایه $(GF(2^k))$ برای $k=1, 2, \dots, 8$ وابسته است. پیاده سازی کن رایت^۴ [۲۰] یکی از این پیاده سازی ها با کمترین اندازه مداری برای محاسبه S-box معکوس و ادغام هر دو است. در این پیاده سازی برای نمایش اعضای میدان $(GF(2^{2k}))$ از پایه نرمال استفاده شده و پس از بررسی تمام ۴۳۲ نمایش متفاوت هم ریخت و نمایش بهینه به صورت زیر ارائه شده است:

- میدان $(GF(2^2))$ با الحاق یک ریشه W به چندجمله ای $(W^2, W + 1)$ روی میدان $(GF(2))$ با پایه نرمال $(W^2, W + 1)$ ساخته می شود.
 - میدان $(GF(2^4))$ با الحاق یک ریشه Z به چندجمله ای $(Z^2 + Z + N)$ روی میدان $(GF(2^2), Z)$ با پایه نرمال (Z^4, Z) ساخته می شود.
 - میدان $(GF(2^8))$ با الحاق یک ریشه Y به چندجمله ای $(Y^2 + Y + v)$ روی میدان $(GF(2^4), Y)$ با پایه نرمال (Y^{16}, Y) ساخته می شود.
- اگر فرض شود عضو میدان $(GF(2^8))$ به صورت $\gamma_1 Y^{16} + \gamma_0 Y$ باشد، آنگاه معکوس آن به صورت زیر است که به سادگی قابل بررسی است:

$$\begin{aligned} (\gamma_1 Y^{16} + \gamma_0 Y)^{-1} &= [\theta^{-1} \gamma_0] Y^{16} + [\theta^{-1} \gamma_1] Y \\ \theta &= \gamma_0 \gamma_1 + (\gamma_1^2 + \gamma_0^2)v \end{aligned} \quad (5)$$

بنابراین معکوس روی میدان $(GF(2^8))$ شامل یک معکوس، سه ضرب و دو مرربع کردن روی میدان $(GF(2^4))$ است. محاسبه معکوس روی میدان $(GF(2^4))$ مشابه ساختار معکوس روی میدان $(GF(2^8))$ است. یعنی اگر عضو میدان به صورت $\Delta_1 Z^4 + \Delta_0 Z$ و معکوس آن را به صورت $\Delta_1 Z^4 + \Delta_0 Z$ در نظر بگیریم، آن گاه مقادیر Δ_0 و Δ_1 برابر:

$$\begin{aligned} \Delta_1 &= [\Gamma_1 \Gamma_0 + (\Gamma_1^2 + \Gamma_0^2)N]^{-1} \Gamma_0 \\ \Delta_0 &= [\Gamma_1 \Gamma_0 + (\Gamma_1^2 + \Gamma_0^2)N]^{-1} \Gamma_1 \end{aligned} \quad (6)$$


درنتیجه معکوس روی میدان $(GF(2^4))$ شامل یک معکوس، چند ضرب و دو مرربع کردن روی میدان $(GF(2^2))$ است.

معکوس روی میدان $(GF(2^2))$ بسیار ساده و معادل

جا به جای بیتی است. یعنی:

⁴ Canright

قابل انتخاب است، در حالت معکوس سازی یک ضرب اضافی در سطر $(5, 0, 4, 0)$ نیاز است. مابقی ضرب ها با چرخش ورودی روی این سطر انجام می شود.



(شکل-۴): معماری مخلوط سازی ستونی/معکوس مخلوط سازی ستونی ۱۹۱

پیاده سازی S-box به صورت منطقی:

عملیات جانشینی بایتی^۱ (S-box) یکی از مؤلفه های پر کاربرد در بیش تر رمزها برای ایجاد عملکرد غیر خطی کردن مدار به کار می رود. برای مثال هر AES S-box دارای رمز (AES) است. یک راه حل ساده بیت ورودی و هشت بیت خروجی است. پیاده سازی S-box استفاده از یک جدول جستجوی 256×8 حافظه S -box بیتی است؛ درنتیجه برای ذخیره یک جدول جستجوی 2048 بیتی، برای معکوس آن همین مقدار حافظه موردنیاز است که برای طرح های فشرده اصلاً مناسب نیست. تلاش های زیادی برای پیاده سازی فشرده AES S-box در سال های اخیر انجام شده است. تمام آن ها از ساختار جبری S-box استفاده می کنند که ترکیبی از یک تبدیل آفینی^۲ و محاسبه معکوس روی میدان متناهی است. برای این کار ورودی هر S-box به عنوان یک عضو روی میدان $(GF(2^8))$ در نظر گرفته می شود که باید معکوس آن محاسبه شود. محاسبه معکوس عضو میدان دارای محاسبات پیچیدگی و زیادی است. ایده اصلی کاهش این پیچیدگی، استفاده از میدان مرکب^۳ است که محاسبات از میدان اصلی $(GF(2^8))$ به زیر میدان های $(GF(2^4))$ و $(GF(2^2))$ و $(GF(2))$ منتقل می شود. یعنی عملیات محاسبه معکوس روی $(GF(2^8))$ به چندین عملیات روی زیر میدان $(GF(2^4))$ شامل جمع، ضرب و معکوس تبدیل می شود. به طور مشابه عملیات میدان $(GF(2^4))$ با عملیات روی میدان $(GF(2^2))$ جایگزین و درنهایت عملیات روی میدان $(GF(2))$ با عملیات روی میدان $(GF(2))$ تبدیل می شود. عملیات روی میدان با گیت های XOR و AND می تواند پیاده سازی شود.

¹ SubBytes

² Affine

³ Composite Field

در قبل توضیح داده شده است. در نهایت یک تبدیل خطی بهینه برای تغییر پایه از چندجمله‌ای به نرمال در ابتدا و بالعکس آن در انتهای نیاز است. این تبدیل خطی با تبدیل S-box آفینی S-box می‌تواند ترکیب شود. شکل (۵) نمایش (۵) GF(2²) را بر اساس معماری فشرده کن‌رایت را نشان می‌دهد. در این شکل مربعهای ضخیم ضرب کننده روی میدان GF(2²) را نشان می‌دهد که تنها بخش غیرخطی مدار است. درنهایت برای پیاده‌سازی هر S-box به ۱۸۰ گیت و برای ترکیب با معکوس S-box به ۲۳۴ گیت نیاز است.

انتقال محاسبات روی میدان متناهی از یک پایه به پایه دیگر: همان‌طور که در قسمت قبلی بیان شد، محاسبات بخش‌هایی از الگوریتم رمز مانند S-box روی میدان‌های متناهی صورت پذیرد. می‌توان اعضای میدان با استفاده از پایه چندجمله‌ای یا نرمال نمایش داد. ممکن است برخی عملیات در یک پایه کارآمدتر از پایه دیگر باشد. به طور مثال عملیاتی مانند مربع کردن روی پایه نرمال به طور تقریبی بدون هزینه و معادل جابه‌جایی بیتی است که منجر به مصرف کمتر منابع می‌شود.

$$(g_1 W^2 + g_0 W)^{-1} = (g_1 W^2 + g_0 W)^2 \\ = g_0 W^2 + g_1 W \quad (7)$$

ضرب روی میدان GF(2⁴) به صورت زیر محاسبه می‌شود:

$$(\Gamma_1 Z^4 + \Gamma_0 Z)(\Delta_1 Z^4 + \Delta_0 Z) \\ = \Phi_1 Z^4 + \Phi_0 Z \\ \Phi_1 = \Gamma_1 \Delta_1 + (\Gamma_1 + \Gamma_0)(\Delta_1 + \Delta_0)N \\ \Phi_0 = \Gamma_0 \Delta_0 + (\Gamma_1 + \Gamma_0)(\Delta_1 + \Delta_0)N \quad (8)$$

همان‌طور که مشاهده می‌شود، ضرب روی میدان GF(2⁴) شامل تعدادی ضرب و تعدادی جمع روی میدان GF(2²) است.


ضرب روی میدان GF(2²) دارای ساختار مشابه با ضرب روی میدان GF(2⁴) است، به جز اینکه N=1 است، یعنی:

$$(g_1 W^2 + g_0 W)((f_1 W^2 + f_0 W) \\ = h_1 W^2 + h_0 W \\ h_1 = g_1 f_1 + (g_1 + g_0)(f_1 + f_0) \\ h_0 = g_0 f_0 + (g_1 + g_0)(f_1 + f_0) \quad (9)$$

مربع کردن روی میدان GF(2⁴) همراه با ضرب v با انتخاب $v = N^2 Z$ به صورت زیر محاسبه می‌شود:

$$v(\Gamma_1 Z^4 + \Gamma_0 Z)^2 = [(\Gamma_1 + \Gamma_0)^2]Z^4 \\ + [(N\Gamma_0)^2]Z \quad (10)$$

همچنین مربع کردن روی میدان GF(2²) مانند معکوس روی آن است و معادل جابه‌جایی بیتی است که



(شکل-۵): معماری فشرده S-box بر اساس طرح کن‌رایت [۱۸]


که لازم باشد فراخوانی می‌شود. در حالت در پرواز به جای اینکه کلیدهای دور از قبیل تولید و ذخیره شوند، در حین عملیات هر دور، کلید همان دور نیز تولید می‌شود. این روش باعث عدم نیاز به استفاده از حافظه برای ذخیره‌سازی کلیدهای دور می‌شود.

استفاده از محاسبات در پرواز^۱ در مقابل پیش محاسبه: بخش فرآنمای کلید^۲ در الگوریتم‌های رمز کلید دور را تولید می‌کند. این تولید کلید می‌تواند به صورت در پرواز یا به صورت پیش محاسبه باشد. در حالت پیش محاسبه، کلیدهای دور در گام برپایی کلید درون حافظه کلید ذخیره می‌شود و هر زمان

¹ On-the-fly

² Key Schedule


اتصال استفاده می‌شود و ورودی دیگر این گیت با سیگنال فعال ساز^۴ کنترل می‌شود. مجموعه سیگنال‌های فعال ساز_i EN_i که کنترل ورودی هر تابع دور را بر عهده دارند، توسط زنجیرهای از واحدهای تأخیر تولید می‌شوند. سیگنال تأخیر τ_D باید بزرگ‌تر از تأخیر ایجاد شده τ_{RF} ناشی از هر تابع دور باشدند. برای مثال دومین تابع دور برای مدت τ_D تابع بعد از لبه بالارونده کلک خاموش است و چون $\tau_D > \tau_{RF}$ است، زمان کافی برای تولید خروجی صحیح و پایدار نخستین تابع دور قبل از ارسال به ورودی دومین تابع دور وجود دارد. بنایارین از انتشار خطای لحظه‌ای از دور ۱ به ۲ جلوگیری می‌شود. زنجیره تأخیر برای رسیدن به چنین عملکردی برای هر دو تابع دور متواالی، مدیریت می‌شود.



(شکل-۷): مدار کلیدزنی کلک [۲۱]

شکل (۸) نشان می‌دهد که چگونه ن-امین سیگنال فعال ساز_i از سامانه کلک می‌تواند تولید شود. سیگنال کلک در میان n واحد تأخیر عبور می‌کند و $D^i(CLOCK)$ را تولید می‌کند. معادله منطقی سیگنال EN_{i+1} به صورت زیر است:

$$EN_{i+1} = \overline{CLOCK} \text{ or } D_i(CLOCK) \quad (11)$$



(شکل-۸): شکل موج تولیدی کلیدزنی کلک [۲۱]

نتایج عملی [۲۱] نشان داد در حالتی که n کوچک باشد، این روش ممکن است، کارایی کمی داشته باشد؛ اما در حالتی که $n \geq 4$ باشد، در الگوریتم‌هایی مثل AES کاهش مصرف انرژی (توان پویای مدار) کاملاً مشهود است در حالتی که مدار حلقه‌باز کامل ($R=r$) پیاده‌سازی شده باشد،


⁴ Enable

تکنیک کلیدزنی^۱:

این تکنیک بهمنظور کاهش مصرف توان و انرژی یک مدار به کار می‌رود. دو روش کلیدزنی که در پیاده‌سازی الگوریتم‌های رمز قابل اعمال است، کلیدزنی تابع دور و کلیدزنی کلک است.

تکنیک کلیدزنی تابع دور [۲۱] در الگوریتم‌های رمز که به صورت حلقه‌باز^۲ پیاده‌سازی شده باشد، مؤثر است. اگر یک نمونه از تابع دور و یک نمونه از فرآنمای کلید پیاده‌سازی شده باشد طرح دارای معماری روند پایه است که اجرای کامل یک عملیات رمزگاری نیاز به اجرای R مرتبه (R کلک) تابع دور است. یک طراح بیشتر از یک نمونه تابع دور را می‌تواند پیاده‌سازی کند که به آن معماری حلقه‌باز^۳ گویند. اگر n نمونه انجام می‌پذیرد. و در معماری حلقه‌باز کامل $R=r$ است؛ یعنی متن رمزی در یک کلک تولید می‌شود.

(شکل-۶) یک معماری حلقه‌باز با r حلقه را نشان می‌دهد.



(شکل-۶): معماری رمز قابلی حلقه‌باز - دوری [۲۱]

بر اساس مدل گیت‌های CMOS هنگامی که n نمونه از تابع دور به صورت سریال پشت سرهم باشد، خطاهای لحظه‌ای^۴ بین تابع دورها به صورت سریال منتشر می‌شود و به خاطر این خطاهای مصرف توان بالاتر می‌رود، یعنی تابع دور بعدی انرژی بیشتری از تابع دور قبلی مصرف می‌کند. به طور تقریبی مصرف توان تابع مربعی از n^2 است؛ با این وجود انتشار خطاهای از ن-امین به $(n+1)$ -امین تابع دور می‌تواند متوقف شود. این کار با خاموش کردن تابع $(n+1)$ -ام در هنگامی که تابع n در حال محاسبه است، محقق می‌شود.

همان‌طور که در شکل (۷) نشان داده شده است به جای اتصال مستقیم خروجی ن-امین تابع دور به ورودی تابع $(n+1)$ -امین دور، از بانک گیت‌های AND دو ورودی جهت

¹ Gating

² Unrolled

³ Glitch

بنابراین تنها با صرف سه کلاک عملیات جایه‌جایی سط्रی و معکوس آن با جایه‌جایی در یک جهت (به سمت چپ) می‌توان پیاده‌سازی کرد. در این حالت نیاز است تا برخی سطرهای در طول عملیات جایه‌جایی سطری منجمد باشند. این کار به کمک روش کلیدزنی کلاک قابل انجام است. در این صورت ثبات‌هایی که منجمد هستند، مصرف توان پویاندارد و مصرف توان کل هم کاهش می‌یابد. نحوه انجام این کار در جدول (۱) آمده است. مطابق جدول در عملیات رمزگاری در کلاک صفر فقط ثبات‌های سطر سوم فعال است. در کلاک یک، ثبات‌های سطر دو و سه فعال و در کلاک دوم ثبات‌های سطر یک، دو و سه فعال هستند. مشابه همین روند برای عملیات رمزگشایی نیز در این جدول آمده است. بنابراین در طول عملیات جایه‌جایی سطری در طول سه کلاک فقط نیمی از ثبات‌ها فعال شده و مصرف انرژی داشته‌اند.

(جدول-۱): جریان داده ثبات‌های حالت در عملیات جایه‌جایی سطری و معکوس آن (F: منجمد، 0: عملیاتی)

کلاک‌های معکوس			کلاک‌های جایه‌جایی سطری			شماره سطر
2	1	0	2	1	0	
F	F	F	F	F	F	0
O	O	O	O	F	F	1
O	O	F	O	O	F	2
O	F	F	O	O	O	3


بهینه‌سازی‌های نگاشت فناورانه:

بهطورکلی بهینه‌سازی مداری شامل دو گام است: سنتز منطقی و نگاشت فناورانی. روش‌های بهینه‌سازی‌های منطقی شامل روش‌هایی است که در بخش ۲-۲ به آن‌ها اشاره شد و هدف آن کاهش تعداد گیت مصرفی است. همان‌طور که در ابتدای بخش ۲ بیان شد، ابزارهای سنتز، کدهای HDL را سنتز کرده و به گیت‌های منطقی تبدیل می‌کنند. پس از آن، این گیتها باید به منابع سخت‌افزار هدف نگاشت شوند که به آن نگاشت فناورانه گویند. برای فناوری با یک مقصد خاص مثل FPGA-ها یا ASIC ممکن است، مداری که از لحظه منطقی بهینه باشد، از لحظه فناورانه، بهینه نگاشت نشده باشد و بسیاری از منابع سخت‌افزاری را بدون استفاده بگذارد. در این حالت طرح با دانستن ویژگی‌های عناصر سخت‌افزاری مقصود، طرح را برای استفاده از آن عناصر بهینه کند.


تا هشتاد درصد کاهش مصرف انرژی رخ دهد. البته ممکن است حدود ۱۰ تا ۱۵ درصد افزونگی سخت‌افزاری به خاطر مدارات تولید سیگنال‌های فعال‌ساز وجود داشته باشد.

یک روش دیگر کاهش مصرف توان، روش کلیدزنی کلاک است. در این روش انتشار کلاک در درخت کلاک محدود و باعث کاهش مصرف توان پویا می‌شود. در این روش در زمان‌های خاصی بخش‌هایی از مدار به خصوص به ثبات‌های کلاک نمی‌رسد و درنتیجه در آن بخش فعالیت سویچینگ وجود نداشته و توان مصرف نمی‌شود.

برای مثال می‌توان به محدودسازی رسیدن کلاک به ثبات‌های انتقال و به اصطلاح منجمد کردن ثبات در عملیات جایه‌جایی سطری که در تابع دور الگوریتم AES کاربرد دارد، اشاره کرد. در عملیات جایه‌جایی سطری داده‌های i -Amin سطر به اندازه i بایت که $0 \leq i \leq 3$ به سمت چپ جایه‌جا می‌شوند و در معکوس جایه‌جایی سطری داده‌های i -Amin i بایت به سمت راست جایه‌جا می‌شوند. لازم به ذکر است، داده‌ها به صورت بایتی در نظر گرفته می‌شوند. در برخی پیاده‌سازی‌ها به خصوص با بستر ASIC این حالت به صورت شانزده ثبات هشت بیت که به صورت ماتریس 4×4 چیده شده‌اند، مرتب می‌شوند. هر ثبات حالت، با هشت فلیپ‌فلاب پیاده‌سازی می‌شود که دارای یک فعال‌ساز ENA و یک کلاک است. این ثبات‌ها مطابق شکل (۹) از سطر صفر تا سه شماره‌گذاری می‌شوند. سطر صفر در عملیات جایه‌جایی سطری 4×4 هیچ‌گونه جایه‌جایی داده‌ای ندارد؛ ولی در بقیه سطرهای درنهایت سه جایه‌جایی مورد نیاز است؛ در حقیقت به جز سطر صفر، هر سطری که x ستون به سمت چپ حرکت می‌کند. برای معکوس جایه‌جایی سطری، x -ستون به سمت چپ حرکت می‌کند.



(شکل-۹): معماری تابع جایه‌جایی سطری تابع دور AES [۲۱]




(شکل ۱۱-۱۱): ساختار یک SRL [۲۲]

۳- مروری بر الگوریتم رمز AES

الگوریتم رمز رایندال^۴ [۲۳] در یک مسابقه انتخاب رمز متقارن که توسط مؤسسه ملی فناوری و استانداردها (NIST^۵) در سال ۲۰۰۰ میلادی برگزار شد، به عنوان استاندارد رمزنگاری پیشرفته (AES^۶) انتخاب شد. این رمز، داده‌ها را در قالب‌های ۱۲۸ بیتی پردازش می‌کند و کلیدهایی با طول ۱۹۲، ۱۲۸ و ۲۵۶ بیت را پشتیبانی و تابع دور به ترتیب ۱۰، ۱۲ و ۱۴ تکرار می‌شود. در هر دور اجرای الگوریتم، داده‌ها با کلید دوری که از کلید اصلی ساخته شده است، ترکیب می‌شوند. طرح کلی عملیات رمزنگاری AES در شکل (۱۲) نشان داده شده است. حالت داخلی الگوریتم به صورت ماتریس 4×4 از بایت‌ها است که عملیات روی آن‌ها انجام می‌شود. حالت اولیه با XOR کردن کلید اصلی و قالب داده ورودی پر می‌شود. دورها شامل چهار عملیات S-box، جابه‌جایی سط्रی^۷، مخلوط‌سازی ستوئی^۸ و جمع با کلید دور^۹ است. دور آخر فاقد مخلوط‌سازی ستوئی است. در رمزگشایی این عملیات به صورت معکوس انجام می‌شود.

جانشینی بایتی یک تبدیل غیرخطی و معکوس پذیر است که برای نگاشت هر بایت حالت به بایت دیگر از شانزده جدول جانشینی ۲۵۶ بایتی مشابه، تشکیل شده است. مقدار جداول S-box با محاسبه معکوس ضربی در میدان متناهی GF(2^8) و اعمال یک تبدیل آفینی تولید می‌شود. جانشینی بایتی می‌تواند به صورت جدول جستجو یا محاسباتی پیاده‌سازی شود. جابه‌جایی سط्रی، یک جابه‌جایی دوری به

برای مثال در کتابخانه سلول‌های استاندارد ASIC، یک نوع فلیپ-فلاب خاص به نام فلیپ-فلاب پویشی^۱ وجود دارد. این فلیپ-فلاب‌ها دارای یک ورودی اضافی هستند که با یک خط انتخاب‌گر یکی از دو ورودی را می‌توان انتخاب کرد. این فلیپ-فلاب‌ها را برای ساخت ثبات‌های هشت بیتی حالت و کلید تابع دور AES که به صورت ماتریس 4×4 چیده شده‌اند، می‌توان استفاده کرد. این ثبات‌های دارای دو ورودی، به چند صورت می‌توانند به هم متصل شوند. شکل (۱۰) نحوه اتصال ثبات‌های را نشان می‌دهد. در یک وضعیت ورودی از ثبات کناری می‌تواند باشد. این سازوکار بارگذاری سریال داده‌های بایتی را تسهیل می‌کند. در وضعیت دوم اتصال، تابع جابه‌جایی سط्रی را می‌توان تسهیل کرد. به همین ترتیب در بخش فرآنمای کلید، ثبات‌ها در دو حالت به هم متصل شده‌اند. یک حالت برای بارگذاری سریال داده و یک وضعیت برای محاسبه کلید دور به کار می‌رود.



(شکل ۱۰): اتصال ثبات‌های پویشی [۱۹]

در حالتی که فناوری مقصد FPGA باشند LUT‌ها به یک ثبات انتقال^۲ می‌توانند تبدیل شوند که به آن‌ها^۳ SRL می‌گویند. در بیشتر FPGA‌ها هر LUT یک ثبات انتقال ۱۶ یا ۳۲ بیتی را می‌تواند پیاده‌سازی کند. استفاده از این SRL‌ها می‌تواند عملکرد جابه‌جایی بایتی را در بخش‌هایی از الگوریتم AES تسهیل کند^۴. شکل (۱۱) ساختار یک SRL را نشان می‌دهد.

⁴Rijndael

⁵National Institute of Standards and Technology

⁶Advanced Encryption Standard

⁷ShiftRows

⁸MixColumns

⁹Add Round Key

¹Scan Flip-Flop


²Shift Register

³Shift Register LUT

ساتو^۱ و همکاران در [۲۵] نخستین معماری فشرده را با مسیر داده ۳۲ بیتی در سال ۲۰۰۱ پیشنهاد دادند که در یک هسته از رمزگاری و رمزگشایی پشتیبانی می‌شود (شکل ۱۳). این معماری با اندازه مدار GE ۵۴۰۰ و تأخیر ۵۴ سیکل برای هر عملیات رمزگاری یا رمزگشایی و توان عملیاتی ۳۱۱ Mbps دارد. در این معماری بهمنظور کمینه‌سازی مصرف سخت‌افزار از روش بهاشترانک‌گذاری منابع و استفاده از یک مسیر داده برای رمزگاری و رمزگشایی استفاده شده است. ترتیب مسیر داده برای رمزگاری و رمزگشایی به صورت زیر است.

$$\begin{aligned} \delta \rightarrow x^{-1} &\rightarrow \delta^{-1} \text{ and affine } \rightarrow \text{MixColumn} \\ \text{affine}^{-1} \text{ and } \delta^{-1} &\rightarrow x^{-1} \rightarrow \delta \rightarrow \text{InvMixColumn} \end{aligned} \quad (۱۲)$$


δ و x^{-1} یک تابع هم‌ریختی درون میدان $GF(2^8)$ است.



(شکل-۱۳): معماری مسیر داده [۲۵]

در این معماری برای بهینه‌سازی S-box از محاسبات روی میدان مرکب استفاده شده است. برای پیاده‌سازی S-box یک استراتژی سه مرحله‌ای به کار برده شده است. در گام نخست تمام اعضای میدان $GF(2^8)$ به میدان مرکب با تابع هم‌ریختی δ نگاشت می‌یابند. در گام دوم معکوس روی میدان مرکب محاسبه می‌شود و در گام سوم با تابع δ^{-1} نتیجه دوباره به میدان اصلی نگاشت می‌یابد. با انتقال عملیات معکوس

سمت چپ سطرهای دوم، سوم و چهارم حالت به ترتیب به اندازه یک، دو و سه بایت است. در مخلوط‌سازی ستونی هر ستون چهار بایتی به عنوان ضرایب یک چهار جمله‌ای $a(x)$ روی میدان $GF(2^4)$ تعبیر می‌شود. هر ستون در چند جمله‌ای ثابت $c(x) = 03 \cdot x^3 + 01 \cdot x^2 + 01 \cdot x + 02$ به پیمانه $x^4 + 1$ ضرب می‌شود. در هر دور مرحله جمع با کلید دور به صورت XOR حالت و کلید آن دور انجام می‌شود. کلید هر دور از کلید اصلی مشتق شده وتابع اشتقاء آن شامل عملیات S-box، چرخش کلمه‌ای و عملیات XOR با ثابت آن دور است.




(شکل-۱۲): طرح رمزگاری AES [۲۶]

۴- مروری بر پیاده‌سازی‌های فشرده AES الگوریتم

در این بخش مهم‌ترین معماری‌های فشرده ارائه شده از گذشته تا حال حاضر مرور خواهند شد و در هر معماری روش‌های استفاده شده برای پیاده‌سازی فشرده به صورت مختصر شرح داده خواهد شد.

کاهش مصرف توان از حالت بیکاری برای موقعی که به خروجی S-box نیاز نباشد، استفاده شده است. همالائین^۱ و همکاران در [۱۲] یک هسته سختافزاری برای کاهش مصرف توان و ناحیه ارائه داده اند (شکل ۱۵). این هسته دارای معماری هشت بیت بوده و فقط رمزگذاری $0.113 \mu\text{m}$ CMOS پشتیبانی می کند. در این هسته از فناوری GE ۳۱۰۰ با توان عملیاتی 121 Mbps است. این معماری دارای تأخیر ۱۶۰ سیکل و مصرف انرژی $5/9 \text{ nJ}$ برای پردازش هر قالب داده است. معماری سطح بالا دارای پنج واحد مبدل موازی به سریال، جایگشت بایتی، واحد ضرب کننده مخلوطسازی سنتونی، واحد فرانمای کلید و دو عدد S-box است. واحد جایگشت بایتی عملیات جابه جایی سط्रی و ذخیره سازی حالتها صورت می پذیرد. در این معماری برای کاهش تعداد کل سیکل ها و افزایش توان عملیاتی، فرانمای کلید به صورت موازی با عملیات دور انجام می شود و درنتیجه برای هر بخش یک S-box پیاده سازی شده است.




(شکل-۱۵): معماری سطح بالای هسته AES [۱۲]

پیاده سازی سختافزاری AES توسط مرادی و همکاران در [۱۸] با اندازه مداری GE ۲۴۰۰ و تأخیر ۲۵۶ سیکل یکی از کوچکترین معماری های شناخته شده است. در این معماری فقط عملیات رمزگذاری پیاده سازی شده و دارای توان عملیاتی 61 Kbs در فرکانس کاری 100 KHz است. این معماری از ترکیب مسیر داده ۸ و ۳۲ بیتی به منظور کاهش بیشتر ناحیه مصرفی استفاده می کند. این طرح از فلیپ-فلانپ پویشی برای ایجاد ثبات های مورد استفاده در به روز رسانی حالت و فرانمای کلید، استفاده می شود. این روش باعث صرفه جویی GE ۱ به ازای هر فلیپ-فلانپ می شود. در بخش مخلوطسازی سنتونی به جای استفاده از مسیر داده

^۱ Hamalainen

مخلوطسازی سنتونی به بعد از S-box مخلوطسازی سنتونی و معکوس آن در هم ادغام شده است. معماری ارائه شده در [۲۶] یک معماری فشرده با مسیر داده هشت بیتی با پشتیبانی رمزگذاری و رمزگشایی در یک هسته با اندازه مدار GE ۳۴۰۰ معادل یک دانه شن است (شکل ۱۶). این معماری دارای تأخیر ۱۰۳۲ سیکل برای عملیات رمزگذاری و ۱۱۶۵ برای عملیات رمزگشایی و توان عملیاتی $9/9 \text{ Mbps}$ است. همچنین این معماری برای مصرف توان پایین در کاربردهای با توان عملیاتی کم مناسب است. معماری شامل چهار بخش کنترلی، RAM، مسیر داده و مازول IO است. مازول IO دارای واسطه میکرو کنترلی است که مازول AES به عنوان کمک پردازنده آن است. بخش کنترلی دستورهایی از مازول IO پذیرفته و مسیر داده را تولید می کند. کنترلر به صورت ماشین حالت متناهی پیاده سازی شده و شامل یک شمارنده چهار بیتی و نشانی ثبات ها برای نشان دهنده RAM است. RAM شامل ۳۲ سطر هشت بیتی است که ۱۲۸ RAM بیت نخست برای ذخیره حالت و ۱۲۸ بیت دوم برای ذخیره کلید دور به کار می رود. در مسیر داده مازول AES عملیات RAM جابه جایی دوری و معکوس آن با نشان دهنده صحیح انجام می پذیرد.



(شکل-۱۶): معماری هشت بیت AES [۲۶]

با توجه به معماری هشت بیت برای پیاده سازی لایه جانشینی از یک S-box استفاده شده است. این S-box به صورت محاسباتی پیاده سازی شده و دارای یک مرحله خط-لوله برای کاهش مسیر بحرانی است. همچنین برای


مخلوطسازی ستونی به همراه سیگنال فعال‌ساز AND از این فعالیت‌های سویچینگ جلوگیری کرده و درنتیجه مصرف توان کاهش یافته است. همچنین برای کاهش تعداد سیکل‌های محاسبه به جای استفاده از یک حافظه ۳۲ بایتی از دو حافظه مجزای ۱۶ بایتی برای ذخیره‌سازی مقادیر کلید و حالت استفاده شده است. این کار داده‌های دو بخش به صورت همزمان را قابل دسترسی می‌کند و بنابراین بخش فرانمای کلید در پرواز می‌تواند محاسبه شود.

طرح ارائه شده در [۲۸] یک کمک‌پردازندۀ رمزگاری با ولتاژ کاری پایین و فناوری LP CMOS ۶۵ nm با مصرف گیت ۳۵۰۰ GE مناسب برای برچسب‌های RFID غیرفعال است. این معماری فشرده هشت بیتی بر اساس معماری [۲۶] بوده و تنها برای کار با ولتاژهای پایین تغییر یافته است تا مصرف توان را کاهش دهد. توان اندازه‌گیری در ولتاژ کاری ۷ V برابر $21 \mu W$ و توان عملیاتی ۳۱ kbps است. این کار نشان داد که پیاده‌سازی با منطق ولتاژهای بسیار پایین و استفاده از فناوری CMOS نانومتری توان مصرفی را بسیار کاهش داده و بدون صرف زمان برای بهینه‌سازی معماری، رمز AES را برای استفاده در RFID‌های غیرفعال می‌توان مناسب کرد.

ژائو و همکاران [۲۹] یک پیاده‌سازی سبکوزن AES با مصرف انرژی بسیار کم ارائه دادند. این طرح دارای مصرف انرژی $1.1 nJ$ در هر قالب داده با ولتاژ ۷ V است. در این معماری ۸ بیت ارائه شده از دو S-box به منظور محاسبه تابع دور و فرانمای کلید استفاده شده است که به تعداد ۱۶۰ کلک برای هر قالب داده که همان حد پایین تئوری است، دست یافته است.

هشت بیتی که در ساختارهای سریال رایج است، از مدار ۳۲ بیتی استفاده شده است. به ادعای مؤلف مقدار ناحیه صرفه‌جویی شده در معماری هشت بیت توسعه ثبات‌های مورد نیاز برای ذخیره‌سازی خروجی خنثی می‌شود و در حالی که به دو کلک بیشتر نیاز دارد. بنابراین معماری ۳۲ بیت در این بخش ارجح است. درنهایت چون تابع دور در ۲۱ کلک محاسبه می‌شود، سامانه کنترلی از یک LFSR پنج بیتی برای تولید تمام سیگنال‌های زمان‌بندی استفاده می‌کند.

پژوهش‌های صورت‌گرفته در [۲۷] باعث ارائه یک معماری فشرده رمزگاری/رمزگشایی با هدف کاهش همزمان توان مصرفی، ناحیه و تأخیر برای کاربردهای در فرکانس کاری پایین شده است (شکل ۱۶). با درنظر گرفتن این هدف برای مقایسه کارآمدی طرح از معیار حاصل ضرب توان-ناحیه-تأخر استفاده شده است. این معماری دارای مسیر داده هشت بیتی با فناوری $13 \mu m$ CMOS ۰/۱۳ μm LP CMOS ۰/۱۳ μm با مصرف ۵۶۰۰ GE است. این پیاده‌سازی در فرکانس کاری ۱۰۰ KHz دارای $692 nW$ و تأخیر ۳۵۶ سیکل است. کمینه‌سازی مصرف منابع با کمک روش‌های به اشتراک‌گذاری منابع، معماری فشرده برای حافظه، بهینه‌سازی محاسبات روی میدان، اجتناب از فعالیت‌های سویچینگ غیر لازم، کاهش در انتقال‌های حافظه و بهینه‌سازی بخش کنترلی، انجام شده است. اغلب توان مصرفی در مدارت CMOS شامل توان مصرفی پویا است که ناشی از فعالیت‌های سویچینگ مدارات XOR است. در طرح‌هایی مانند AES به مراتب از عملیات استفاده می‌شود که به علت وجود مسیرهای با طول متفاوت، این عملیات فعالیت‌های سویچینگ ناخواسته ایجاد می‌کند. در اینجا طراحان با قراردادن ثبات انتقال بین واحد و S-box



(شکل-۱۶): معماری مسیر داده ۸ بیتی [۲۷] AES

صرف توان بسیار پایین $3/9 \text{ nJ}$ برای رمزگاری و $2/5 \text{ nJ}$ برای رمزگشایی یک بلوک داده است. این طرح دارای کمینه نرخ توان عملیاتی 432 Mbps است.

بنیک^۳ و همکاران در [۱۹] طرحی را به نام AES اتمی^۴ بر اساس طرح مرادی و همکاران [۱۸] ارائه دادند (شکل ۱۸). با اینکه طرح مرادی یکی از کوچکترین طرح‌های (۲۴۰۰ GE) پیاده‌سازی AES از لحاظ تعداد گیت (حدود ۲۴۰۰ GE) است؛ اما فقط از رمزگاری پشتیبانی می‌کند که برای مدهایی مثل CBC که نیاز به دسترسی به هر دو ماذول رمزگاری و رمزگشایی دارند، مناسب نیست. تفاوت این طرح با طرح [۱۸] به شرح زیر است:

» در این طرح S-box و معکوس آن در یک مدار پیاده‌سازی شده است که با یک انتخاب‌گر نوع عملیات قابل انتخاب است.

» مخلوطسازی ستونی و معکوس آن در یک مدار پیاده‌سازی شده است. برای این کار ماتریس معکوس مخلوطسازی ستونی طوری تجزیه شده است که یکی از ماتریس‌های حاصله، ماتریس مخلوطسازی ستونی مستقیم باشد.

این طرح دارای صرف کلاک 226 nJ ، صرف انرژی $3/3 \text{ nJ}$ و توان عملیاتی حداقل $94/4 \text{ Mbps}$ است.


بنیک و همکاران یک بهینه‌سازی بیشتری برای طرح قبلی خود در [۳۱] ارائه کردند. این طرح دارای قابلیت دوگانه رمزگاری/رمزگشایی و صرف گیت 2263 GE و تأخیر 246 سیکل برای رمزگاری و 326 برای رمزگشایی است.

تفاوت‌های این طرح جدید با طرح قبلی به شرح زیر است:

» استفاده از روش کلیدزنی کلاک^۵، عملیات جابه‌جای دوری و معکوس آن، به جای یک کلاک در سه کلاک محاسبه می‌شود. این مسئله امکان جایگزینی بسیاری از فلیپ-فلابپهای پویشی را با فلیپ-فلابپهای معمولی که دارای ناحیه صرفی کمتری به اندازه 1 GE هستند، فراهم می‌کند. البته این موضوع منجر به افزایش تعدادی کلاک (20) کلاک برای رمزگاری و 100 کلاک در رمزگشایی می‌شود.

» پیاده‌سازی معکوس مخلوطسازی ستونی به روش متفاوت صورت گرفته است. در حقیقت ماتریس معکوس مخلوطسازی ستونی AES برابر توان سوم ماتریس

در این طرح از مزیت S-box طبیعی^۱ روی میدان مرکب استفاده شده است. در S-box طبیعی نیازی به نگاشت از میدان $\text{GF}(2^8)$ به میدان مرکب نبوده و بنابراین دارای سرعت و کارآمدی ناحیه بهتری است. نتایج مقایسه در این کار نشان داد که استفاده از S-box طبیعی در دو بخش تابع دور و فرانمای کلید منجر به کاهش 28% در ناحیه می‌شود. ذخیره‌سازی نتایج محاسبات تابع دور و فرانمای کلید نیاز به حافظه دارد. در این طرح انواع حافظه‌های مورد استفاده در RAM پیاده‌سازی‌ها مقایسه شده و از میان انواع حافظه‌های یکپارچه، RAM دوتكه، ثبات انتقال و آرایه‌ای، نوع حافظه ثبات انتقال انتخاب شده است. این نوع حافظه اگرچه کمی ناحیه اشغال شده بالاتری دارد، ولی بهدلیل کارآمدی عملیات انتقال دوری دارای سرعت بالاتر و بهتی آن صرف انرژی پایین‌تر است.



(شکل ۱۷): AES نانو با مسیر داده هشت بیتی [۳۰]

طرح ارائه شده در [۳۰] که در (شکل ۱۷) نمایش داده شده، یک پیاده‌سازی فشرده AES نانو^۲ است که دارای دو هسته مجزا برای رمزگاری و رمزگشایی است. این هسته‌ها به ترتیب دارای صرف گیت 1947 و 2090 بوده و بر اساس فناوری 22 نانومتری Tri-gate ساخته شده‌اند. این طرح دارای معماری هشت بیت و یک S-box روی میدان مرکب طبیعی^۳ $\text{GF}(2^8)$ است که تمام محاسبات تابع دور هم روی این میدان انجام می‌پذیرد. برای بهینه‌سازی ناحیه مسیر داده، تمامی چندجمله‌ای‌های ممکن روی میدان مرکب بررسی شده‌اند و یک چندجمله‌ای پایه و توسعه‌ای انتخاب شده است که ناحیه صرفی را کمینه کند. همچنین این طرح نخستین طرحی است که از دو چندجمله‌ای متفاوت برای رمزگاری و رمزگشایی استفاده می‌کند که منجر به کاهش ناحیه بیشتر نسبت به دیگر طرح‌ها شده است. این طرح دارای


³Banik

⁴Atomic-AES

⁵Clock Gating

۴/۳ برای رمزگشایی است. همچنین نرخ توان عملیاتی ۸۴/۴ Mbps برای رمزگاری و ۶۶/۷ Mbps برای رمزگشایی است. در بخش بعدی طرح‌های بررسی شده از لحاظ معیارهای مختلف بررسی و مزیت یا نقطه ضعف هر یک بیان خواهد شد.

مستقیم آن است؛ بنابراین با اجرای سه بار مخلوط‌سازی ستونی، معکوس آن محاسبه می‌شود و دیگر نیاز به پیاده‌سازی مداری که عملکرد مستقیم و معکوس مخلوط‌سازی ستونی را ترکیب کند، نبوده که این امر منجر به کاهش ناحیه مصرفی می‌شود. در نهایت این طرح دارای مصرف انرژی $J = 3/2 nJ$ برای رمزگاری و nJ برای رمزگشایی است.



شکل-۱۸: معماری ۸ بیت Atomic AES برای AES [۱۹]

بخش فرآنمای کلید برای تولید کلید دور چهار بار از S-box استفاده می‌شود که برای تولید ده کلید دور چهل بار از آن استفاده می‌شود؛ بنابراین در حالت زمان‌بندی ایده‌آل جریان داده، کمینه تعداد کلاک مورد نیاز با به‌کارگیری یک S-box برابر دویست است.

برخی دیگر طرح‌ها از دو S-box استفاده کرده‌اند و S-box دوم در بخش فرآنمای کلید استفاده می‌شود. بنابراین امکان محاسبه هم‌زمان محاسبات تابع دور و فرآنمای کلید را فراهم می‌کند که در این حالت دست‌کم تعداد ۱۶۰ کلاک مورد نیاز خواهد بود. این کار باعث افزایش توان عملیاتی و ناحیه مصرفی می‌شود.

شکل (۱۹) که مستخرج از بررسی‌های انجام شده روی جدیدترین پیاده‌سازی‌های فشرده AES است، ارتباط تعداد کلاک، تعداد گیت مصرفی و تعداد S-box را نشان می‌دهد. طرح [۲۵] از چهار S-box استفاده کرده که برای محاسبه هر دور ۵۴ کلاک صرف شده ولی دارای مصرف گیت بسیار بالای ۵۴۰۰ GE است.

۵- مقایسه نتایج پیاده‌سازی‌های فشرده AES الگوریتم

در این بخش برخی ویژگی‌های یکسان در طرح‌های مختلف مقایسه و سپس تحلیل و نتیجه‌گیری می‌گردد.

۱-۵- مقایسه ناحیه مصرفی بر اساس تعداد S-box پیاده‌سازی شده و تعداد کلاک رمزگذاری/رمزگشایی

کمینه تعداد کلاک مورد نیاز برای پیاده‌سازی فشرده طرح رمزگاری یا رمزگشایی AES تابعی از تعداد S-box مورد استفاده است. بیشتر پیاده‌سازی‌های فشرده، دارای معماری ۸ بیت بوده و از یک S-box استفاده می‌کنند که این S-box هر دو بخش تابع دور و فرآنمای کلید به صورت اشتراکی استفاده می‌شود. در این حالت در هر دور یک S-box شانزده بار فراخوانی می‌شود؛ پس برای هر قالب داده ده بار تابع دور تکرار شده و در مجموع ۱۶۰ بار S-box از استفاده می‌شود. در

استفاده می‌کنند. معماری‌های فشرده دارای برخی مشخصات اختصاصی هستند که آن‌ها را از طرح‌های با گذردهی بالا تمایز می‌کنند. جدول (۲) مصرف گیت طرح‌های فشرده را به صورت تفکیک اجزا نشان می‌دهد. همان‌طور که مشاهده می‌شود، سهم S-box برخلاف طرح‌های با گذردهی بالا، در طرح‌های فشرده غالب نبوده، ولی حافظه جهت ذخیره‌سازی بلوک داده و کلید ۱۲۸ بیتی، بزرگ‌ترین سهم را دارد.


در این طرح‌ها از چهار نوع حافظه RAM یک‌پارچه، RAM دوتکه، ثبات انتقال و آرایه‌ای استفاده شده است. در حافظه RAM یک‌پارچه، کلید و داده به صورت ترتیبی از یک RAM واکنشی و پردازش شده و داخل یک بلوک ذخیره می‌شوند. طرح‌های [۲۶] و [۲۸] از این نوع حافظه استفاده می‌کنند که به علت ساختار حافظه، دسترسی به داده‌ها ناکارآمد بوده و تعداد کلاک بالا برای پردازش نیاز است. درنتیجه طرح دارای توان عملیاتی کم است.

در حافظه RAM دوتکه، دو حافظه مجرای ۱۲۸ بیتی برای ذخیره کلید و داده وجود دارد که امکان انجام فرآنمای کلید در حین محاسبه تابع دور با استفاده از یک S-box را میسر می‌کند که در این حالت تعداد کلاک مورد نیاز کاهش یافته و درنتیجه توان عملیاتی افزایش می‌یابد.


طرح [۲۷] دارای این نوع حافظه است که باعث شده تعداد کلاک مورد نیاز از ۱۰۳۲ به ۳۵۶ کلاک کاهش یابد؛ ولی ۳۸ درصد ناحیه افزایش یافته است.

در پیاده‌سازی حافظه به صورت ثبات انتقال عملیات جابه‌جایی دوری به صورت بسیار کارآمدی انجام می‌پذیرد. ثبات انتقال‌ها به طور معمول به صورت فلیپ‌فلاب نوع D پیاده‌سازی می‌شوند. طرح‌های [۱۲]، [۲۵] و [۳۰] از این نوع حافظه بهره می‌برند. در طرح [۱۲] دو S-box استفاده شده که باعث افزایش دوازده برابری توان عملیاتی و در عین حال کاهش هفده درصدی ناحیه نسبت به [۲۶] شده است.

حافظه از نوع آرایه‌ای، مشابه حافظه ثبات انتقالی بوده ولی حافظه به صورت یک آرایه 4×4 چیده شده که هر درایه یک ثبات انتقال هشت بیتی است. اطلاعات در آرایه می‌تواند به صورت عمودی یا افقی جابه‌جا شود. طرح‌های [۱۸]، [۱۹] و [۳۱] از این نوع حافظه بهره می‌برند. طرح [۱۸] نخستین بار از این نوع حافظه استفاده کرده که به مصرف گیت GE قابلیت رمزگشایی و انجام بهینه‌سازی روی این طرح به ترتیب به مصرف گیت KGE $2/6$ و $2/2$ دست یافته‌است.



(الف)



(ب)

شکل ۱۹: مقایسه مصرف گیت بر حسب تعداد کلاک و ارتباط آن با تعداد S-box برای طرح‌های فشرده AES
الف) رمزگشایی، ب) رمزگشایی

در شکل ۱۹(الف) طرح‌های [۱۲] و [۲۹] با دو S-box به حد پایین تئوری ۱۶۰ کلاک دست یافته‌اند و به ترتیب مصرف گیت GE ۳۱۰۰ و ۴۰۰۰ GE در رمزگشایی دارند. همچنین هیچ طرحی با یک S-box به حد پایین تئوری تاکنون دست نیافته است. طرح‌های [۲۶] و [۱۸] به دلیل استفاده از حافظه یک‌پارچه برای کلید و داده و دسترسی ناکارآمد و مکرر به داده‌ها بیش از هزار کلاک برای محاسبه نیاز دارند. طرح‌های [۱۹] و [۱۸] در رمزگشایی و [۳۰] در رمزگشایی با یک S-box دارای کمترین تعداد کلاک یعنی ۲۲۶ هستند. طرح [۱۹] با توجه به اینکه در یک هسته هم رمزگشایی و هم رمزگشایی را پشتیبانی می‌کند و مصرف گیتی برابر ۲۶۴۵ GE دارد، بهترین طرح شناخته شده از لحاظ تعداد کلاک و گیت مصرفی است. همچنین طرح [۳۱] دارای تعداد کلاک مصرفی ۲۶۴ با پایین‌ترین گیت مصرفی ۲۶۳ GE است.

۵-۲- مقایسه مصرف ناحیه به تفکیک اجزا

پیاده‌سازی‌های فشرده به منظور دستیابی به مصرف گیت کم به طور معمول از مسیر داده و بخش کنترلی متناسب با آن


(جدول-۲): مصرف گیت تفکیک شده طرح‌های رمزگاری فشرده AES

نوع حافظه	مرجع	حافظه	S-box	مخلوط‌سازی ستونی	کنترلی و ...	تعداد کلاک/بلاس	گیت مصرفی (GE)
یکپارچه RAM	[۲۸] و [۲۶]	۶۰%	۱۲%	۹%	۲۹%	۱۰۳۲	۳/۴ K
دو تکه RAM	[۲۷]	۵۵%	۷%	۸%	۳۰%	۳۵۶	۵/۵ K
ثبات انتقال	[۱۲]	۵۹%	۱۶%	۱۶%	۱۶%	۱۶۰	۳/۱ K
	[۲۵]	۳۳%	۲۱٪/۸	۱۱٪/۹	۲۴٪/۳	۵۴	۵/۴ K
	[۳۰]			۵۰%		۳۳۶	۱/۹ K
آرایه‌ای	[۱۸]	۶۴%	۹%	۱۴%	۱۳%	۲۲۶	۲/۴ K
	[۱۹]	۵۵٪/۴	۹٪/۶	۱۲٪/۲	۲۲٪/۸	۲۲۶	۲/۶ K
	[۳۱]	۵۳٪/۹	۱۱٪/۲	۸٪/۵	۲۶٪/۴	۲۶۴	۲/۳ K

۳/۳ با توان عملیاتی ۵۶۶ kbps دارای بهترین موازنۀ انرژی و توان عملیاتی است.

۴-۵- مقایسه طرح‌ها با معیار P-A-T


در برخی مراجع مانند [۲۷] از معیار حاصل ضرب توان مصرفی، ناحیه و زمان (P-A-T^۱) برای مقایسه و ارزیابی استفاده شده است. در این صورت طرحی که حاصل ضرب کمتری نسبت به بقیه داشته باشد، مطلوب‌تر است؛ زیرا کمینه‌شدن این مقدار بدین معنی است که یک، دو یا هر سه مقدار توان، ناحیه و زمان نسبت به بقیه طرح‌ها پایین‌تر است که این در یک طرح فشرده مطلوب است. در شکل (۲۱) طرح‌های مرورشده در اینجا از لحاظ معیار P-A-T مقایسه شده‌اند. در این مقایسه، طرح [۲۹] از این لحاظ این معیار دارای کمترین مقدار یعنی ۰/۴ است. اگر چه این طرح از لحاظ ناحیه، از برخی طرح‌ها بزرگ‌تر است، اما بهدلیل توان مصرفی بسیار پایین این طرح، مقدار P-A-T آن بسیار پایین است.



(شکل-۲۱): مقایسه P-A-T طرح‌های فشرده AES

۳-۵- مقایسه موازنۀ انرژی و توان عملیاتی

بین توان عملیاتی و مصرف انرژی ارتباط مستقیمی وجود دارد. یعنی اگر بخواهیم توان عملیاتی افزایش یابد، مصرف توان نیز افزایش می‌یابد و یا اگر بخواهیم توان مصرفی کم شود توان عملیاتی هم کاهش می‌یابد؛ درنتیجه باید یک موازنۀ بین این دو برقرار کنیم. شکل (۲۰) موازنۀ مصرف انرژی و توان عملیاتی را برای طرح‌های بررسی شده در این پژوهش، نشان می‌دهد.



(شکل-۲۰): مقایسه مصرف انرژی در برابر توان عملیاتی طرح‌های فشرده AES

طرح [۲۹] با مصرف انرژی $1/0.5 \text{nJ}$ به‌ازای هر قالب داده با توان عملیاتی ۳۷۶ kbps کم‌صرف‌ترین طرح ارائه شده تاکنون است که این مصرف توان پایین، بیشتر نتیجه به کارگیری روش‌های مداری CMOS است. از طرف دیگر طرح [۱۲] با مصرف انرژی $5/9 \text{nJ}$ دارای بیشترین توان عملیاتی با مقدار ۱۲۱ Mbps است. این توان عملیاتی بالا بهدلیل به کارگیری دو S-box که منجر به کاهش تعداد کلاک می‌شود، حاصل شده است. طرح [۱۹] نیز با مصرف انرژی nJ

- [5] J. Daemen, M. Peeters, G. V. Assche, V. Rijmen. Nessie Proposal: NOEKEON. Available at <http://gro.noekeon.org/Noekeon-spec.pdf>.
- [6] A. Bogdanov, L. Knudsen, G. Leander, C. Paar, A. Poschmann, M. Robshaw, Y. Seurin, C. Vikkelsoe. PRESENT: An Ultra-Lightweight Block Cipher. In CHES 2007, LNCS, vol. 4727, pp. 450-466, 2007.
- [7] K. Shibutani, T. Isobe, H. Hiwatari, A. Mitsuda, T. Akishita, T. Shirai. Piccolo: An Ultra-Lightweight Blockcipher. In CHES 2011, LNCS, vol. 6917, pp. 342-357, 2011.
- [8] J. Borgho, A. Canteaut, T. Guneysu, E. B. Kavun, M. Knezevic, L. R. Knudsen, G. Leander, V. Nikov, C. Paar, C. Rechberger, P. Rombouts, S. S. Thomsen, T. Yalcin. PRINCE - A Low-Latency Block Cipher for Pervasive Computing Applications - Extended Abstract. In Asiacrypt 2012, LNCS, vol. 7658, pages 208-225, 2012.
- [9] R. Beaulieu, D. Shors, J. Smith, S. Treatman-Clark, B. Weeks, L. Wingers. The Simon and Speck Families of Lightweight Block Ciphers. In IACR eprint archive. Available at <https://eprint.iacr.org/2013/404.pdf>.
- [10] T. Suzuki, K. Minematsu, S. Morioka, E. Kobayashi. TWINE: A Lightweight Block Cipher for Multiple Platforms. In SAC 2012, LNCS, vol. 7707, pp. 339-354, 2012.
- [11] P. Chodowiec, K. Gaj. Very Compact FPGA Implementation of the AES Algorithm. In CHES 2003, LNCS, vol. 2779, pp. 319-333, 2003.
- [12] P. Hamalainen, T. Alho, M. Hannikainen, and T. D. Hamalainen. Design and Implementation of Low-Area and Low-Power AES Encryption Hardware Core. In DSD, pages 577-583, 2006.
- [13] A. Lutz, J. Treichler, F. Gurkaynak, H. Kaeslin, G. Basler, A. Erni, S. Reichmuth, P. Rommens, S. Oetiker, W. Fichtner. 2Gbit/s hardware realizations of RIJNDAEL and SERPENT: A comparative analysis. In CHES 2002, LNCS, vol. 2523, pp. 144-158, 2002.
- [14] R. Ueno, S. Morioka, N. Homma, T. Aoki. A High Throughput/Gate AES Hardware Architecture by Compressing Encryption and Decryption Datapaths – Toward Efficient CBC-Mode Implementation. In CHES 2016, LNCS, vol. 9813, pp. 538-558, 2016.
- [15] S. Banik, A. Bogdanov, F. Regazzoni. Exploring Energy Efficiency of Lightweight Block Ciphers. In SAC 2015, LNCS, vol. 9566, pp. 178-194, 2015.

۶- نتیجه‌گیری

پیاده‌سازی‌های فشرده AES از لحاظ میزان مصرف ناحیه، انرژی، توان و توان عملیاتی تاکنون به صورت جامع بررسی نشده‌اند. بنابراین در این مقاله مروری بر برجسته‌ترین پیاده‌سازی‌های فشرده AES صورت گرفت. نتایج بررسی نشان داد که در طرح‌های فشرده برای کاهش ناحیه مصرفی یک یا دو S-box پیاده‌سازی می‌شود که در این حالت تعداد کلای برای محاسبه یک عملیات رمزنگاری با رمزگشایی در حالت تئوری به ترتیب ۲۰۰ و ۱۶۰ است که تاکنون طرحی که با یک S-box با ۲۰۰ کلای عملیات رمزنگاری را محاسبه کند ارائه نشده که در این زمینه جای پژوهش بیشتری وجود دارد؛ همچنین نوع حافظه پیاده‌سازی شده برای ذخیره‌سازی مقادیر میانی داده و کلید بر ناحیه مصرفی و تعداد کلای مصرفی تأثیرگذار است؛ به طوری که حافظه از نوع RAM یکپارچه بدترین انتخاب است و به نظر می‌رسد حافظه از نوع آرایه‌ای برای این منظور مناسب است.

با توجه به این که مصرف کم انرژی در طرح‌های فشرده بسیار مهم است، باید یک موازنۀ بین مصرف انرژی و توان عملیاتی صورت پذیرد تا یک طرح بتواند با توان عملیاتی مناسب طرح‌های فشرده دارای مصرف انرژی کم باشد. همچنین برای مقایسه هم‌زمان توان مصرفی، ناحیه و زمان تأخیر از معیار P-A-T استفاده شد که طرحی که بتواند هر سه مقدار آن نسبت به دیگر طرح‌ها کمتر باشد، مناسب‌تر خواهد بود.

۷- مراجع

- [1] D. Hong, J. Sung, S. Hong, J. Lim, S. Lee, B. Ko, C. Lee, D. Chang, J. Lee- K. Jeong, H. Kim, J. Kim, S. Chee. HIGHT: A New Block Cipher Suitable for Low-Resource Device. In CHES 2006, LNCS, vol. 4249, pp. 46-59, 2006.
- [2] C. De Canniere, O. Dunkelman, M. Knezevic. KATAN and KTANTAN - a family of small and efficient hardware-oriented block ciphers. In CHES 2009, LNCS, vol. 5747, pp. 272-288, 2009.
- [3] Z. Gong, S. Nikova, Y.W. Law. KLEIN: a new family of lightweight block ciphers. In RFIDSec 2011, LNCS, vol. 7055, pp. 1-18, 2011.
- [4] J. Guo, T. Peyrin, A. Poschmann, M. J. B. Robshaw. The LED Block Cipher. In CHES 2011, LNCS, vol. 6917, pp. 326-341, 2011.

- [28] C. Hocquet, D. Kamel, F. Regazzoni, J. D. Legat, D. Flandre, D. Bol, F. X. Standaert, Harvesting the potential of nano-CMOS for lightweight cryptography: an ultra-low-voltage 65 nm AES coprocessor for passive RFID tags, Springer Journal of Cryptography Engineering, vol. 1, no. 1, pp. 79-89, 2011.
- [29] W. Zhao, Y. Ha, M. Alioto, AES Architectures for Minimum-Energy Operation and Silicon Demonstration in 65nm with Lowest Energy per Encryption, in IEEE International Symposium on Circuits and Systems (ISCAS), 2015.
- [30] S. Mathew, S. Satpathy, V. Suresh, M. Anders, H. Kaul, A. Agarwal, S. Hsu, G. Chen, R.K. Krishnamurthy. 340 mV{1.1V, 289 Gbps/W, 2090-gate nanoAES hardware accelerator with area-optimized encrypt/decrypt GF(2⁴)2 polynomials in 22 nm tri-gate CMOS. In IEEE Journal of Solid-State Circuits, vol. 50, pp. 1048-1058, 2015.
- [31] S. Banik, A. Bogdanov, F. Regazzoni, Atomic-AES v2.0, In IACR eprint archive. Available at <http://eprint.iacr.org/2016/1005>.



محسن جهانبانی هم‌اکنون به عنوان دانشجوی دکترا ریاضی‌رمز در دانشگاه جامع امام حسین (ع) مشغول به تحصیل است. مدارک کارشناسی و کارشناسی ارشد را به ترتیب در رشته مهندسی برق الکترونیک و مهندسی مخابرات‌رمز در سال‌های ۸۴ و ۸۸ دریافت کرده است. علاوه بر پژوهشی ایشان پیاده‌سازی سخت‌افزاری الگوریتم‌های رمزنگاری است.



دکتر نصور باقری هم‌اکنون به عنوان استادیار در دانشکده مهندسی برق دانشگاه شهید رجایی فعالیت می‌کند. ایشان کارشناسی خود را در رشته مهندسی برق از دانشگاه مازندران و کارشناسی ارشد

و دکترا خود را در همین رشته از دانشگاه علم و صنعت دریافت کرده است. علاوه بر پژوهشی ایشان شامل تحلیل و طراحی طرح‌های رمزنگاری متقارن، فناوری RFID و پروتکل‌های امنیتی است.

- [16] S. Banik, A. Bogdanov, F. Regazzoni, T. Isobe, H. Hiwatari, T. Akishita. Round gating for low energy block ciphers. In IEEE Hardware Oriented Security and Trust (HOST), pp. 55-60, 2016.
- [17] Ç. K. Koç, cryptographic engineering, New York, Springer, 2009.
- [18] A. Moradi, A. Poschmann, S. Ling, C. Paar, H. Wang. Pushing the Limits: A Very Compact and a Threshold Implementation of AES. In Eurocrypt 2011, LNCS, vol. 6632, pp. 69-88, 2011.
- [19] S. Banik, A. Bogdanov, F. Regazzoni, Atomic-AES: A Compact Implementation of the AES Encryption/Decryption Core, In IACR eprint archive. Available at <http://eprint.iacr.org/2016/927.pdf>.
- [20] D. Canright, A Very Compact S-Box for AES. In: Rao, J.R., Sunar, B. (eds.) CHES 2005. LNCS, vol. 3659, pp. 441-455, 2005.
- [21] S. Banik, A. Bogdanov, F. Regazzoni, Round gating for low energy block ciphers, In Hardware Oriented Security and Trust (HOST), IEEE International Symposium, 2016.
- [22] M. Khairallah, A. Chatopadhyay, T. Peyrin, Lootng the LUTs : FPGA Optimization of AES and AES-like Ciphers for Authenticated Encryption, In IACR eprint archive. Available at <http://eprint.iacr.org/2017/1019>.
- [23] J. Daemen, V. Rijmen. The design of Rijndael: AES - the Advanced Encryption Standard. Springer-Verlag, 2002.
- [24] V. L. Dao, V. P. Hoang, A.T. Nguyen, and Q. M. Le, Eds., A compact, low power AES core on 180nm CMOS process, in International Conference on IC Design and Technology (ICICDT), IEEE, 2016.
- [25] A. Satoh, S. Morioka, K. Takano, S. Munetoh. A Compact Rijndael Hardware Architecture with S-Box Optimization, In Asiacrypt 2001, LNCS, vol. 2248, pp. 239-254, 2001.
- [26] M. Feldhofer, J. Wolkerstorfer, V. Rijmen, AES Implementation on a Grain of Sand. In IEEE Proceedings of Information Security, vol. 152(1), pp. 13-20, 2005.
- [27] T. Good, M. Benaissa, 692-nW advanced encryption standard (AES) on a 0.13-μm CMOS, IEEE Transaction Very Large Scale Integration (VLSI) Syst., vol. 18, no. 12, pp. 1753-1757, 2010.



دکتر زین العابدین نوروزی هم‌اکنون به عنوان استادیار در دانشکده فناوری اطلاعات و ارتباطات دانشگاه جامع امام حسین (ع) فعالیت می‌کند. ایشان مدرک دکترای ریاضی گرایش رمز را از دانشگاه خوارزمی دریافت کرده است. عالیق پژوهشی ایشان در حوزه الگوریتم‌ها و پروتکل‌های رمزنگاری و پنهان‌نگاری است و مقالات متعددی را در این حوزه منتشر کرده است.